



PATENT APPLICATION

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE
In re the Application of:

Tatsuo NISHINO et al.

Appln. No.: 10/665,558

Group Art Unit: 2183

Filed: September 22, 2003

For: DATA PROCESSOR

CLAIM OF PRIORITY UNDER 35 U.S.C. § 119

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

Applicants hereby claim the priority of Japanese Patent Application No. 2002-276564 filed September 24, 2002, and submit herewith a certified copy of said application.

Respectfully submitted,

MWS: 1mb

Miles & Stockbridge P.C. 1751 Pinnacle Drive, Suite 500 McLean, Virginia 22102-3833 (703) 903-9000

January 7, 2004

Bv:

Mitchell W. Sha

Reg. No. 31,568

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2002年 9月24日

出 願 番 号 Application Number:

特願2002-276564

[ST. 10/C]:

[JP2002-276564]


出 願 人
Applicant(s):

株式会社ルネサステクノロジ

株式会社ルネサス北日本セミコンダクタ 日立デバイスエンジニアリング株式会社

2003年10月23日

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】

特許願

【整理番号】

H02005021

【提出日】

平成14年 9月24日

【あて先】

特許庁長官殿

【国際特許分類】

G06F 13/00

【発明者】

【住所又は居所】

北海道亀田郡七飯町字中島145番地 日立北海セミコ

ンダクタ株式会社内

【氏名】

西野 辰郎

【発明者】

【住所又は居所】

千葉県茂原市早野3681番地 日立デバイスエンジニ

アリング株式会社内

【氏名】

若林 守

【発明者】

【住所又は居所】

北海道亀田郡七飯町字中島145番地 日立北海セミコ

ンダクタ株式会社内

【氏名】

一圓亨

【特許出願人】

【識別番号】

000005108

【氏名又は名称】

株式会社日立製作所

【特許出願人】

【識別番号】

000233594

【氏名又は名称】

日立北海セミコンダクタ株式会社

【特許出願人】

【識別番号】

000233088

【氏名又は名称】 日立デバイスエンジニアリング株式会社

【代理人】

【識別番号】

100089071

【弁理士】

【氏名又は名称】 玉村 静世

【電話番号】

03-5217-3960

【手数料の表示】

【予納台帳番号】

011040

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体データ処理装置

【特許請求の範囲】

【請求項1】 半導体チップに、中央処理装置と、前記半導体チップの外部とデータの入出力を行なうインタフェースコントローラと、外部バスに接続可能なバスコントローラとを有し、

前記インタフェースコントローラは、インタフェース制御部、FIFO部、及び転送制御部を有し、

前記インタフェース制御部は、FIFO部のデータを前記半導体チップの外部に出力し、前記半導体チップの外部から入力したデータをFIFO部に入力し、

前記転送制御部は、FIFO部が保有するデータを転送先アドレスを指定して 転送する制御と、転送元アドレスを指定してFIFO部にデータを入力する制御 とを行なう半導体データ処理装置。

【請求項2】 前記転送制御部は、前記FIFO部からデータを読み出すのに並行して、そのデータを格納する転送先アドレスを指定する請求項1記載の半導体データ処理装置。

【請求項3】 前記転送制御部は、指定された転送元アドレスからデータを 読み出すのに並行して、前記FIFO部にデータを入力させる請求項1記載の半 導体データ処理装置。

【請求項4】 前記インタフェースコントローラは、USBインタフェースコントローラである請求項1乃至3の何れか1項記載の半導体データ処理装置。

【請求項5】 半導体チップに、中央処理装置と、前記半導体チップの外部とデータの入出力を行なうインタフェースコントローラと、前記インタフェースコントローラ用のデータ転送制御装置と、外部バスに接続可能なバスコントローラと、前記バスコントローラを介して外部バスとの間のデータ転送を制御可能な汎用のデータ転送制御装置と、を有し、

前記インタフェースコントローラは、インタフェース制御部、及びFIFO部を有し、

前記インタフェース制御部は、FIFO部のデータを前記半導体チップの外部

に出力し、前記半導体チップの外部から入力したデータをFIF〇部に入力し、 前記インタフェースコントローラ用のデータ転送制御装置は、FIF〇部が保 有するデータを転送先アドレスを指定して転送する制御と、転送元アドレスを指 定してFIF〇部にデータを入力する制御とを行なう半導体データ処理装置。

【請求項6】 前記インタフェースコントローラ用のデータ転送制御装置は、前記FIFO部からデータを読み出すのに並行して、そのデータを格納する転送先アドレスを指定する請求項5記載の半導体データ処理装置。

【請求項7】 前記インタフェースコントローラ用のデータ転送制御装置は、指定された転送元アドレスからデータを読み出すのに並行して、前記FIFO 部にデータを入力させる請求項5記載の半導体データ処理装置。

【請求項8】 半導体チップに、中央処理装置と、前記半導体チップの外部とデータの入出力を行なうインタフェースコントローラと、外部バスに接続可能なバスコントローラと、前記バスコントローラを介して前記外部バスとの間のデータ転送を制御可能なデータ転送制御装置と、RAMとを有し、

前記インタフェースコントローラは、インタフェース制御部及び転送制御部を 有し、

前記インタフェース制御部は、前記RAMの所定領域に格納されたデータを前記半導体チップの外部に出力し、前記半導体チップの外部から入力したデータを前記RAMの所定領域に入力し、

前記転送制御部は、前記RAMの所定領域に保有されるデータを転送先アドレスを指定して転送する制御と、転送元アドレスを指定して前記RAMの所定領域にデータを入力する制御とを行なう半導体データ処理装置。

【請求項9】 前記転送制御部は、前記RAMの所定領域をFIFO形式でアクセスするためのアドレスを生成する第1アドレス生成部と、前記バスコントローラを介して外部バス経由でアクセスするためのアドレスを生成する第2アドレス生成部とを別々に有する請求項8記載の半導体データ処理装置。

【請求項10】 前記転送制御部は、転送サイクルの前半では前記第1アドレス生成部で指定されたアドレスからデータを読み出し、転送サイクルの後半では前記第2アドレス生成部で指定されたアドレスにデータを書き込む請求項9記

載の半導体データ処理装置。

【請求項11】 CPUと、

USBコントローラと、

DMAコントローラと、

前記CPU、前記USBコントローラ及び前記DMAコントローラに結合された内部バスと、を有し、

前記USBコントローラは、FIFOバッファと、前記FIFOバッファに格納されたデータの転送制御を実行可能なデータ転送制御装置を含むことを特徴とする半導体基板上に形成されたデータ処理装置。

【請求項12】 前記データ転送制御装置は、前記FIFOバッファのアドレス指定と前記データ処理装置に結合されるべき外部装置のアドレス指定とを指定可能なアドレス生成機能を有する請求項11記載のデータ処理装置。

【請求項13】 CPUと、

USBコントローラと、

DMAコントローラと、

RAMと、

前記CPU、前記USBコントローラ、前記DMAコントローラ及び前記RA Mに結合された内部バスと、を有し、

前記USBコントローラは、前記RAMに格納されたデータの転送制御を実行可能なデータ転送制御装置を含むことを特徴とする半導体基板上に形成されたデータ処理装置。

【請求項14】 前記データ転送制御装置は、前記RAMのアドレス指定と前記データ処理装置に結合されるべき外部装置のアドレス指定とを指定可能なアドレス生成機能を有する請求項13記載のデータ処理装置。

【請求項15】半導体チップ上のデータ処理装置であって、

前記データ処理装置に結合されるべき汎用外部バスを介して、前記汎用外部バスに結合されるべき外部装置とデータ転送を実行可能な汎用データ転送制御部と

前記データ処理装置に結合されるべき所定仕様の所定外部バスを介して前記デ

ータ処理装置の外部とデータ転送を実行可能な所定インタフェースのデータ転送 制御部とを有し、

前記所定インタフェースのデータ転送制御部は、転送バッファのアドレス指定 と前記外部装置のアドレス指定とを指定可能なアドレス指定部を有することを特 徴とするデータ処理装置。

【請求項16】 前記転送バッファは、前記所定インタフェースのデータ転送制御部に設けられる請求項15記載のデータ処理装置。

【請求項17】 前記データ処理装置は、さらに、RAMを有し、

前記転送バッファは、前記RAMの一部の領域とされる請求項15記載のデータ処理装置。

【請求項18】 前記RAMは、前記汎用データ転送制御部のための転送バッファとされる領域をさらに含む請求項17記載のデータ処理装置。

【請求項19】 前記アドレス指定部は、転送サイクルの前半では指定されたアドレスからデータを読み出し、転送サイクルの後半で指定されたアドレスにデータを書き込むことを特徴とする請求項15記載のデータ処理装置。

【発明の詳細な説明】

$[0\ 0\ 0\ 1]$

【発明の属する技術分野】

本発明は、外部とデータの入出力を行なうインタフェースコントローラを有する半導体データ処理装置に関し、例えばUSB(Universal Serial Bus)インタフェースコントローラを内蔵するマイクロコンピュータに適用して有効な技術に関する。

[0002]

【従来の技術】

前記特許文献1にはDMA(ダイレクト・メモリ・アクセス)コントローラを設けたUSB周辺マイクロコントローラが記載される。特許文献2乃至7にはDMAコントローラとシリアル/パラレル変換回路を設けたシリアルデータコントローラについて記載される。特許文献8には通信コントローラ内にSCI(シリアル・コミュニケーション・インタフェース)コントローラとDMAコントロー

ラを設けた通信制御システムについて記載が有る。

[0003]

特許文献8には、デュアルアドレスモードを有するデータ転送コントローラについて記載がある。これに記載されたデータ転送コントローラは、FIFOバッファを有する。FIFOバッファは複段のバッファを有するから、デュアルアドレスモードにおいて、バッファ段数を上限として、転送元アドレスから連続してデータを読み出してFIFOに蓄え、蓄えたデータを連続的に転送先アドレスにライトすることができる。デュアルアドレスモードにおいて読み出しと書き込みを交互に行わなくてもよい。したがって、SDRAM(シンクロナスDRAM)に代表されるようにロウアドレス共通のメモリセルをカラムアドレスを順番に切換えて連続アクセスするバーストアクセスのように連続的なデータ入出力動作が可能なデバイスに対するデータ転送効率を向上させることができる。

[0004]

【特許文献1】

特開平10-326251号公報

【特許文献2】

特開平4-165551号公報

【特許文献3】

特開平4-168555号公報

【特許文献4】

特開平4-350752号公報

【特許文献5】

特開平4-255054号公報

【特許文献6】

特開平4-225455号公報

【特許文献7】

特開平5-289979号公報

【特許文献8】

特開2001-154977号公報

[0005]

【発明が解決しようとする課題】

本発明者はUSBなどのインタフェースコントローラについて検討した。インタフェースコントローラには送受信データを一時的に蓄えるバッファとしてFIFOバッファを備えるものが有る。FIFOバッファとメモリとの間のデータ転送はDMAコントローラにより行なうことができる。DMAコントローラによるデータ転送効率を上げるのに特許文献8のようなFIFOバッファを有する構成を採用すればよい。そのようなインタフェースコントローラとDMAコントローラを採用してインタフェースコントローラからメモリへ受信データを転送する場合、DMAコントローラはインタフェースコントローラのFIFOバッファから受信データを所定単位で連続的にバスに出力させ、出力されたデータをDMAコントローラのFIFOバッファに順次保持し、保持したデータを順次DMAコントローラのFIFOバッファから出力すると共に転送先メモリアドレスを出力してメモリへの書き込みを制御する。

[0006]


しかしながら、その場合にはインタフェースコントローラのFIFOバッファからDMAコントローラのFIFOバッファにデータを移動することが必要になり、処理が直列的となる。転送方向が逆の場合も同様であり、転送すべきデータを転送元から一旦DMAコントローラのFIFOバッファに移してからインタフェースコントローラに与えることになる。これより明らかな如く、連続的なデータの転送効率を向上させるためにDMAコントローラがFIFOバッファを備えても、更に転送効率を向上させる改良の余地のあることが本発明者によって明らかにされた。

[0007]

本発明の目的は、オンチップのインタフェースコントローラと外部との間のデータ転送時間を短縮することができる半導体データ処理装置を提供することにある。

[0008]

本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面



[0009]

【課題を解決するための手段】

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。

[0010]

[1]半導体データ処理装置は、半導体チップに、中央処理装置と、前記半導体チップの外部とデータの入出力を行なうインタフェースコントローラと、外部バスに接続可能なバスコントローラとを有する。前記インタフェースコントローラは、インタフェース制御部、FIFO部、及び転送制御部を有する。前記インタフェース制御部は、FIFO部のデータを前記半導体チップの外部に出力し、前記半導体チップの外部から入力したデータをFIFO部に入力する。前記転送制御部は、FIFO部が保有するデータを転送先アドレスを指定して転送する制御と、転送元アドレスを指定してFIFO部にデータを入力する制御とを行なう。前記転送制御部による転送制御には汎用のデータ転送制御装置による制御は介在されない。

$[0\ 0\ 1\ 1]$

上記手段によれば、FIFO部はインタフェース制御部と転送制御部が共有する。要するに、転送元と転送先の間に介在される汎用DMAコントローラのバッファを、一方の転送元又は転送先とされるインタフェースコントローラのFIFOバッファと共通化し、あたかも転送先から転送元に直接データ転送を行なうことが可能にされている。これはDMAコントローラを単にインタフェースコントローラに専用化しただけではない。FIFO部はインタフェース制御部のバッファも兼ね、それ故に、単位アクセスサイクルで転送元からのリードと転送先へのライトを行なうことが可能になる。これはDMAコントローラによる単なるシングルアドレシングモードとも異なる。転送先アドレスを指定しながら転送すべきデータをFIFO部に連続的に入力することができる。以上より、オンチップのインタフェースコントローラと外部との間のデータ転送時間を短縮す

ることができる。

[0012]

本発明の具体的な態様として、前記転送制御部は、前記FIFO部からデータを読み出すのに並行して、そのデータを格納する転送先アドレスを指定する。また、別の態様として、前記転送制御部は、指定された転送元アドレスからデータを読み出すのに並行して、前記FIFO部にデータを入力させる。

[0013]

前記インタフェースコントローラは、例えばUSBインタフェースコントロー ラである。

[0014]

[2]別の観点による半導体データ処理装置は、上記半導体データ処理装置に対しインタフェースコントローラの概念から転送制御部を除き、これに代えて、前記インタフェースコントローラ用のデータ転送制御装置を採用する。前記インタフェースコントローラ用のデータ転送制御装置は、FIFO部が保有するデータを転送先アドレスを指定して転送する制御と、転送元アドレスを指定してFIFO部にデータを入力する制御とを行なう。この制御の汎用のデータ転送制御装置は介在されない。

[0015]

具体的な態様として、前記インタフェースコントローラ用のデータ転送制御装置は、前記FIFO部からデータを読み出すのに並行して、そのデータを格納する転送先アドレスを指定する。別の態様として、前記インタフェースコントローラ用のデータ転送制御装置は、指定された転送元アドレスからデータを読み出すのに並行して、前記FIFO部にデータを入力させる。

$[0\ 0\ 1\ 6]$

[3] 別の観点による半導体データ処理装置は、上記半導体データ処理装置に対しインタフェースコントローラの概念からFIFO部を除き、これに代えて、オンチップRAMの一部の領域をFIFOバッファに利用する。このとき、前記インタフェース制御部は、前記RAMの所定領域に格納されたデータを前記半導体チップの外部に所定のプロトコルで出力し、前記半導体チップの外部から所定

のプロトコルで入力したデータを前記RAMの所定領域に入力する。前記転送制御部は、前記RAMの所定領域に保有されるデータを転送先アドレスを指定して転送する制御と、転送元アドレスを指定して前記RAMの所定領域にデータを入力する制御とを行なう。

[0017]

オンチップRAMをFIFOバッファに利用することにより、FIFO部に比べバッファ段数の上限に対する制限が緩和される。

[0018]

具体的な態様として、前記転送制御部は、前記RAMの所定領域をFIFO形式でアクセスするためのアドレスを生成する第1アドレス生成部と、前記バスコントローラを介して外部バス経由でアクセスするためのアドレスを生成する第2アドレス生成部とを別々に有する。このとき、前記転送制御部は、転送サイクルの前半では前記第1アドレス生成部で指定されたアドレスからデータを読み出し、転送サイクルの後半では前記第2アドレス生成部で指定されたアドレスにデータを書き込む。

[0019]

[4]本発明の更に別の観点によるデータ処理装置は、CPUと、USBコントローラと、DMAコントローラと、前記CPU、前記USBコントローラ及び前記DMAコントローラに結合された内部バスと、を有し、前記USBコントローラは、FIFOバッファと、前記FIFOバッファに格納されたデータの転送制御を実行可能なデータ転送制御装置を含む。例えば前記データ転送制御装置は、前記FIFOバッファのアドレス指定と前記データ処理装置に結合されるべき外部装置のアドレス指定とを指定可能なアドレス生成機能を有する。

[0020]

更に別の態様によるデータ処理装置は、CPUと、USBコントローラと、DMAコントローラと、RAMと、前記CPU、前記USBコントローラ、前記DMAコントローラ及び前記RAMに結合された内部バスと、を有し、前記USBコントローラは、前記RAMに格納されたデータの転送制御を実行可能なデータ転送制御装置を含む。例えば前記データ転送制御装置は、前記RAMのアドレス

指定と前記データ処理装置に結合されるべき外部装置のアドレス指定とを指定可能なアドレス生成機能を有する。

[0021]

更に別の態様によるデータ処理装置は、半導体チップ上のデータ処理装置であって、前記データ処理装置に結合されるべき汎用外部バスを介して、前記汎用外部バスに結合されるべき外部装置とデータ転送を実行可能な汎用データ転送制御部と、前記データ処理装置に結合されるべき所定仕様の所定外部バスを介して前記データ処理装置の外部とデータ転送を実行可能な所定インタフェースのデータ転送制御部とを有し、前記所定インタフェースのデータ転送制御部は、転送バッファのアドレス指定と前記外部装置のアドレス指定とを指定可能なアドレス指定部を有する。前記転送バッファは、例えば前記所定インタフェースのデータ転送制御部に設けられる。前記データ処理装置は、さらに、RAMを有し、前記転送バッファは、前記RAMは、例えば前記汎用データ転送制御部のための転送バッファとされる領域をさらに含む。前記アドレス指定部は、例えば転送サイクルの前半では指定されたアドレスからデータを読み出し、転送サイクルの後半で指定されたアドレスにデータを書き込む。

[0022]

【発明の実施の形態】

図2には半導体データ処理装置の一例に係るデータプロセッサ1の全体が概略的に示される。同図に示されるデータプロセッサ1は、例えばCMOS集積回路製造技術により単結晶シリコンのような1個の半導体基板(半導体チップ)に形成される。特に制限されないが、データプロセッサ1はPC(パーソナルコンピュータ)等のコンピュータシステムにおける周辺機器(例えばプリンタやスキャナ等)に組み込まれてこれを制御する。

[0023]

データプロセッサ1は、内部バス2に接続された中央処理装置(CPU)3、データトランスファコントローラ(DTC)4、汎用データ転送制御部とされるデータ転送制御装置(DMAC)5、CPU3の処理プログラムなどを格納するプログラムメモリであるリードオンリメモリ(ROM)7、CPU3の作業領域

並びにデータの一時記憶に利用されるランダムアクセスメモリ(RAM)6、除算器8、ダイナミックシフトユニット11、バスコントローラ9、及び所定インタフェースのデータ転送制御部とされるUSBインタフェースコントローラ15を備える。

[0024]

前記内部バス2はバスコントローラ9を介して周辺バス12にインタフェースされ、周辺バス12には、周辺回路として、前記割込みコントローラ13、ウォッチドッグタイマ(WDT)14、USBインタフェースコントローラ15、入出力ポート(PRT)16a~16n、及びタイマカウンタ(TMR)やシリアルコミュニケーションインタフェースコントローラ(SCI)等のその他の周辺回路17が接続される。データプロセッサ1はその他にクロック発生回路(CPG)20及びPLL回路等21を有する。前記USBインタフェースコントローラ15は、USBホストとの間で所定のプロトコルにしたがったシリアル・インタフェース制御機能を有し、更に、それ専用のDMA転送制御機能が付加されている。言い換えるならば、前記USBインタフェースコントローラ15は、USBホストと間において、ユニバーサル・シリアル・バス(USB)の様な所定インタフェース仕様の所定外部バスを介してデータ転送実行する機能を有する。

[0025]

前記内部バス 2 及び周辺バス 1 2 は夫々、データバス、アドレスバス及びコントロールバス(制御信号バス)を含んでいる。前記周辺バス 2 は入出力ポート 1 6 $a \sim 1$ 6 c を介して外部バス 2 5 とインタフェースされ、内部バス 2 はバスコントローラ 9 を介して周辺バス 1 2 、更には前記入出力ポート 1 6 $a \sim 1$ 6 c を介して前記外部バス 2 5 とインタフェース可能にされる。その他の入出力ポート 1 6 $d \sim 1$ 6 n は周辺回路のための外部インタフェースバッファ等として機能される。

[0026]

データプロセッサ1においてバスマスタモジュールは、前記CPU3、DTC 4、DMAC5及びUSBインタフェースコントローラ15である。前記CPU 3は、例えばROM5から命令をフェッチし、取り込んだ命令を解読する命令制 御部と、命令制御部による命令解読結果に従って汎用レジスタや算術論理演算器などを用いて演算処理を行なう実行部とを有する。DMAC5はCPU3により内部バス2を介してデータ転送条件が初期設定され、内蔵周辺回路や外部からのデータ転送要求に応答して、データプロセッサ1の内部で、或はデータプロセッサ1の内部と外部との間のデータ転送を制御する。DTC4は内蔵周辺回路や外部からのデータ転送要求に応答して、データプロセッサ1の内部で、或はデータプロセッサ1の内部と外部との間のデータ転送を制御する。データ転送制御条件はRAM6などに格納されたポインタ構造の転送制御データを参照して取得する。前記USBインタフェースコントローラ15は、特に制限されないが、FIFO部を有し、FIFO部とデータプロセッサ1の外部との間の専用のDMA転送制御機能を有する。データ転送制御条件はCPU3により内部バス2を介して設定される。前記USBインタフェースコントローラ15のDMA転送制御機能による転送元及び転送先を指定する為のアドレス信号は内部バス2及びバスコントローラ9を経由して外部バス25に伝達される。

[0027]

前記データプロセッサ1にリセット信号が与えられると、CPU3等のオンチップ回路モジュールはリセット状態とされる。このリセット信号によるリセット状態が解除されると、CPU3は所定のスタートアドレスから命令をリードし、プログラムの実行を開始し、それに従って、例えば、RAM6からデータをフェッチし、フェッチしたデータの演算処理を行い、処理結果に基づいて、USBインタフェースコントローラ15等を使用して外部との間のデータ入出力等を行ってプリンタ制御などの所定の機器制御を行う。

[0028]

図1には前記USBインタフェースコントローラ15及びバスコントローラ9の詳細が例示される。前記内部バス2として内部アドレスバス及びコントロールバス2Aと内部データバス2Dが例示される。前記外部バス25として外部アドレスバス及びコントロールバス25Aと外部データバス25Dが例示され、そこには代表的に示されたSDRAM27が接続される。同図において周辺バス12、入出力ポート16a~16n及びその他の一部の回路モジュールは図示が省略

されている。

[0029]

前記バスコントローラ9は、バスアービタ30によりバスマスタモジュールであるCPU3、DMAC5、DTC4、及びUSBインタフェースコントローラ15との間のバス権要求の競合に対して調停を行う。実際には外部バスマスタによるバス権要求についても考慮するが、ここでは説明を簡単にするために外部バスマスタについては考慮しないこととする。USBBREQ、DMACBREQ、DTCBREQはバス権要求信号、USBBACK、BACK2、DMACBACK、DTCBACK、CPUBACKはバス権承認信号である。

[0030]

前記バスアービタ30は、CPU3以外のバスマスタモジュール(DTC4、DMAC5、USBインタフェースコントローラ15)からのバス権要求信号(DTCBREQ、DMACBREQ、USBBREQ)に対してバス権を選択的に与えるための調停を行う。バス権要求信号をアサートしたバスマスタモジュールは、バスアービタ30から返されるバス権承認信号BACK1、BACK2、BACK3のアサートにより、バス権獲得を認識し、バスの使用を開始する。バスを使用していたバスマスタモジュールはバスの使用を終了すると、バス権要求信号をネゲートする。前記バスアービタ30は、全てのバス権要求信号USBBREQ、DMACBREQ、DTCBREQのネゲート状態においてCPU3へのバス権承認信号CPUBACKをアサートする。それによって、CPU3はバス権を取得して、バスを利用してデータの処理を行う。このような制御は、バスアービタ30がCPU3に優先的にバス権を与えることになるので、CPU3による高速なデータ処理を可能にする。

[0031]

一方、図示はされないが、バスアービタ30からCPU3に対してバス権要求信号を出力するように構成できる。この場合、データプロセッサのチップ内に、CPU3以外に他のCPUが存在するようなマルチCPU構成の場合に有効である。すなわち、他の中央処理装置がバスアービタ30に対してバス権要求信号を出力した場合、上記バスアービタ30がCPU3にバス要求信号を出力して、C

PU3からバス権を解放させる。その後、上記バスアービタ30が他のCPUにバス権承認信号を出力してバス権を与える。他のCPUのデータ処理が完了した場合、バスアービタ30はCPU3にバス権承認信号CPUBACKをアサートする。それによって、バス権がCPU3に戻される。この場合、他のCPUにも選択的にバス権を与えることができるので、CPU3のデータ処理と他のCPUのデータ処理とを効率よく制御することができる。

[0032]

バスアービタ30の調停によりバス権が与えられたバスマスタモジュールはアドレス信号やアクセス制御信号などのバスコマンドをバス2Aに出力する。バスコントローラ9はそのバスコマンドの内容に基づいて、アクセスサイクル数及びデータ幅等を決定してバスアクセス制御及びメモリアクセス制御等を行なう。前記バスアクセス制御及びメモリアクセス制御等のために、アドレスエリア毎にマッピングされるデバイスのアクセスデータサイズ及びアクセス速度の情報等がパワーオンリセット直後にCPU3により初期設定されており、内部アドレスバス及びコントロールバス2A等から供給されるアクセスアドレスのエリアに応じて外部バス等に対するバス制御(デバイスアドレスの出力、データアクセスサイズ、ウェイトステート挿入等)を行う。

[0033]

前記USBインタフェースコントローラ15は、インタフェース制御部31、 FIFO部32、及び転送制御部33を有する。

[0034]

FIFO部32は記憶回路35とFIFOカウンタ36によって構成される。記憶回路35はデータバス2Dのビット数に応じたデータ幅でデータの並列入出力可能な記憶段を複数段備えて構成される。FIFOカウンタ36は読み出し動作の指示に応答して前記記憶段を指定するリードポインタと、書き込み動作の指示に応答して前記記憶段を指定するライトポインタとによって構成される。リードポインタは記憶段数に応ずるビット数の読み出し用リングカウンタで構成され、ライトポインタは記憶段数に応ずるビット数の書き込み用リングカウンタで構成される。

[0035]

前記インタフェース制御部31は、UDC(USBデバイスコントロール)コア38、制御回路39、及び制御レジスタ40から成る。UDCコア38はパーソナルコンピュータ等に搭載されるUSBホスト41にUSBケーブルで接続され、USBホスト41からのコマンドに応答して所定のプロトコルでデータのシリアル送受信制御を行なう。USBホスト41からの受信データはFIFO部32に送られ、USBホスト41への送信データはFIFO部32から供給される。制御回路39はFIFO部32に対するリード・ライト制御と、転送制御部33に対する転送要求の制御を行なう。

[0036]

インタフェース制御部31によるFIFO部32のリード・ライト制御は、制御信号FCNTLによりリード要求又はライト要求をFIFO部32に与える制御である。これによってFIFO部32は、リード要求が与えられるとリードポインタが指す記憶段の記憶情報を読み出してインタフェース制御部31に与え、ライト要求が与えられるとインタフェース制御部31からの情報をライトポインタが指す記憶段に格納する。

[0037]

٢

インタフェース制御部31による転送制御部33への転送要求の制御は、FIFO部32のエンプティー・フル状態に応じて制御信号TREQで指示されるDMA転送要求と、制御信号TRENDで指示されるDMA転送の終了要求である。例えば、USBホスト41からの受信動作においてFIFO部32がフル状態であればFIFO部32のデータをSDRAM27に転送する要求を出し、USBホスト451への送信動作においてエンプティー状態であればSDRAM27からFIFO部32にデータを転送する要求を出す。インタフェース制御部31はデータの送受信動作においてFIFOカウンタ36の値を参照してエンプティー・フル状態を判別する。受信動作においてFIFO部32のフル状態からSDRAM27へのデータ転送によりエンプティー状態になるときDMA転送の終了を指示し、また、送信動作においてFIFO部32のエンプティー状態からFIFO部32へのデータ転送によりフル状態になるときDMA転送の終了を指示

する。

[0038]

前記転送制御部33は制御回路43及びアドレス生成回路44を有する。アドレス生成回路44はデータ転送に際して転送元又は転送先の一方となるSDRAM27のアドレスを生成する。アドレス生成のためにアドレス生成回路44は、転送回数を計数するための転送回数レジスタTCR、転送元アドレスを生成するソースアドレスレジスタSAR、転送先アドレスを生成するディスティネーションアドレスレジスタDAR、転送制御情報を保持する制御レジスタCHRを有し、加算器ADDにより、転送動作毎に前記レジスタSAR、DAR、TCRのインクリメント・デクリメントを行なってカウンタ動作させる。これによってDMA転送制御が行なわれる。前記レジスタSAR、DAR、TCR、CHRに対する初期設定はCPU3で行なわれる。

[0039]

制御回路43は前記信号TRREQによるDMA転送要求及び信号TRENDによるDMA転送終了要求に応じて、バスコントローラ9に対するバス権制御と、アドレス生成部44によるSDRAM27のアクセスアドレス生成制御と、FIFO部32に対するバス2側からのリード・ライト制御とを行なう。

[0040]

先ず、前記バス権制御として、制御回路43はインタフェース制御部31より信号TRREQによりDMA転送要求が有ると、バスアービタ30に信号USBBREQをアサートし、信号USBBACKのアサートが返されることによってバス権を獲得する。バス権獲得後、必要なDMA転送制御を行い、転送終了により、信号USBBREQをネゲートしてバス権を放棄する。

[0041]

バス権を獲得したとき、制御回路43は前記SDRAM27のアクセスアドレス生成制御とFIFO部に対するリード・ライト制御がを行なう。信号TRREQによりFIFO部32からSDRAM27への転送が要求されているとき、信号FCNTによりFIFO部32のリードポインタを制御してFIFO部32からバス2Dにデータを出力し、これに並行してアドレス生成部44からバス2A

にSDRAM27へのライト動作の指示とライトアドレスを出力する。信号TRREQによりSDRAM27からFIFO部32への転送が要求されているとき、アドレス生成部44からバス2AにSDRAM27へのリード動作の指示とリードアドレスを出力してバス2Dにデータを読み出し、これに並行して信号FCNTによりFIFO部32のライトポインタを制御してバス2DのデータをFIFO部32にライトする。

[0042]

図3にはUSBインタフェースコントローラ15によるFIFO部32からSDRAM27へのデータ転送動作タイミングが示され、図4にはUSBインタフェースコントローラ15によるSDRAM27からFIFO部32へのデータ転送動作タイミングが示される。それらを参照しながら、USBインタフェースコントローラ15の送受信動作を説明する。

[0043]

USBホスト41からUSBケーブルを介してデータが転送されると、そのデータがFIFOI部32に順次格納される。FIFO部32がフル状態になると、インタフェース制御部31は転送制御部33に、信号TRREQによりFIFO部32からからSDRAM27への転送リクエストを出力する(図3のTRREQアサート)。

[0044]

この転送リクエストに応答する転送制御部33の制御回路43は、バスアービタ30に信号USBBREQをアサートしてバス権を要求する(図3のUSBBREQアサート)。バスアービタ30はバス権を調停し、信号USBBACKをアサートすることによってUSBインタフェースコントローラ15にバス権を与える(図3のUSBBACKアサート)。バス権を獲得すると、制御回路43は、信号FCNTSにてFIFO部32を制御してFIFO部32のデータをデータバス2Dに出力させる。また、制御回路43は信号TCNTによりアドレス生成回路44を制御してSDRAM27の転送先のアドレス及びライト制御信号をアドレスバス及びコントロールバス2Aに出力させる。FIFO部32のリードポインタのアドレスによる読み出し動作と、アドレス生成回路44のレジスタD

ARのアドレスによる書き込み動作は並行され、双方のアドレスインクリメントも制御回路 43により同期され、それによるデータ転送動作が所定回数繰返されて、受信データがSDRAM27に転送される。図3においてFIFOカウンタ36の値は例えば0、1、2とインクリメントされ、これをアドレスとするデータD0、D1、D2がFIFO部32からバス2Dに出力され、これに並行して、バス2AにSDRAM27のアドレスDA0、DA1、DA2が順次出力され、これによってバス2DのデータD0、D1、D2が順次SDRAM27に書き込まれる。

[0045]

比較例として例えばFIFO部32からSDRAM27へのデータ転送を汎用のDMAC5などを用いて行なう場合には、特許文献8に記載のデータバッファ内蔵のDMACを用いてデータブロック転送を行なっても、当該比較例を示す図5に例示されるように、FIFO部32からDMAC5のデータバッファへの転送動作と、DMAC5のデータバッファからSDRAM27への転送動作が直列的となり、転送動作時間が長くなる。図3の動作タイミングは図5に対して時間Tmだけ転送動作時間が短縮される。

[0046]

一方、USBホスト41への送信処理において、FIFO部32内のデータがエンプティー状態になると、インタフェース制御部31から転送制御部33の制御回路43に信号TRREQによりSDRAM27からFIFO部32への転送リクエストを出力する(図4のTRREQアサート)。

[0047]

この転送リクエストに応答する転送制御部33の制御回路43は、バスアービタ30に信号USBBREQをアサートしてバス権を要求する(図4のUSBBREQアサート)。バスアービタ30はバス権を調停し、信号USBBACKをアサートすることによってUSBインタフェースコントローラ15にバス権を与える(図4のUSBBACKアサート)。バス権を獲得すると、制御回路43は信号TCNTによりアドレス生成回路44を制御してSDRAM27の転送元のアドレス及びリード制御信号をアドレスバス及びコントロールバス2Aに出力さ

せる。また、制御回路43は、信号FCNTSにてFIFO部32を制御してFIFO部32にデータバス2Dのデータを入力させる。FIFO部32のライトポインタのアドレスによる書き込み動作と、アドレス生成回路44のレジスタSARのアドレスによる読み出し動作は並行され、双方のアドレスインクリメントも制御回路43により同期され、それによるデータ転送動作が所定回数繰返されて、送信データがSDRAM27からFIFO部32に転送される。図4においてバス2AにSDRAM27のアドレスSA0,SA1,SA2が順次出力され、これによってSDRAM27からバス2DにデータD0,D1,D2が順次出力され、これに並行して、FIFOカウンタの値は例えば0,1,2とインクリメントされ、これをアドレスとして、バス2DのデータD0,D1,D2がFIFO部32に入力される。

[0048]

比較例として例えばSDRAM27からFIFO部32へのデータ転送を汎用のDMAC5などを用いて行なう場合には、特許文献8に記載のデータバッファ内蔵のDMACを用いてデータブロック転送を行なっても、当該比較例を示す図6のように、SDRAM27からDMAC5のデータバッファへの転送動作と、DMAC5のデータバッファからFIFO部32への転送動作が直列的となり、転送動作時間が長くなる。図4の動作タイミングは図6に対して時間Tnだけ転送動作時間が短縮される。

[0049]

図7にはデータプロセッサの別の例が示される。同図に示されるデータプロセッサは転送制御部33をUSBインタフェースコントローラ15から独立させる。このとき、転送制御部33の制御回路43は、複数のUSBインタフェースコントローラ15、15Bに対して選択的に同様のDMA転送制御を行なうことが可能になる。要するに、複数個のUSBインタフェースコントローラがオンチップされる場合に、それらに転送制御部33を共有させることが可能になり、回路規模に縮小に寄与する。また、データプロセッサの外部に配置したUSBインタフェースコントローラに対しても同様のデータ転送制御を行なうことができる。或は、USBインタフェースの仕様がバージョンアップにより変更された場合に

も転送制御部33の修正が容易になる。

[0050]

図8にはデータプロセッサの更に別の例が示される。同図に示されるUSBインタフェースコントローラ15Aは、図1のFIFO部32の記憶回路としてRAM6の一部の記憶領域(FIFOエリア)6Aを用いる。

[0051]

この変更に応じて転送制御部33AはFIFOエリア6Aのアドレス生成部50を備える。アドレス生成部50はFIFOカウンタ36とFIFOエリア6Aアクセス用のリードアドレスレジスタRARfとライトアドレスレジスタWARfを有する。FIFOカウンタ36はFIFOエリア6Aの記憶段数に相当するビット数を有し、前述同様のリードポインタとライトポインタを構成する。リードアドレスレジスタRARfとライトアドレスレジスタWARfの初期値はFIFOエリア6Aの先頭アドレスがCPU3により初期設定される。リードアドレスレジスタRARfの下位側アドレスはFIFOカウンタ36のリードポインタの値で置換される。ライトアドレスレジスタWARfの下位側アドレスはFIFOカウンタ36のライトポインタの値で置換される。

[0052]

また、インタフェース制御部31AはUSBホスト41との間の送受信処理においてFIFOエリア6Aをアクセスする時点からバス権を取得する制御を行なわなければならない。即ち、インタフェース制御部31AはUSBホスト41と送受信を行なうとき、先ず、FIFOエリア6Aのリードライトを行なうための転送要求を信号TRREQで転送制御部33Aに行ない、転送制御部33Aは信号USBBREQにてバス権を要求し、信号USBBACKのアサートにてバス権を獲得する。バス権獲得はインタフェース制御部31Aにも通知され、これによってインタフェース制御部31Aはアドレス生成部50にFIFOカウント動作をさせ、FIFOエリア6Aに対する受信データの書き込み、或はFIFOエリア6Aから送信データのリードを行なう。上記同様にインタフェース制御部31AはFIFOカウンタ36の値に基づいてFIFOエリアがフル状態又はエンプティー状態になったかを監視する。受信動作においてフル状態が検出されると

、信号TRREQによりFIFOエリア6AからSDRAM27へのデータ転送を転送制御部33Aの制御回路43Aに要求し、これによってアドレス生成部50がFIFOエリア6Aのリードアドレスを出力し、アドレス生成部44がSDRAM27のライトアドレスを生成して、上述と同様のDMA転送が制御される。送信動作においてエンプティー状態が検出されると、信号TRREQによりSDRAM27からFIFOエリア6Aへのデータ転送を転送制御部33Aに要求し、これによって、アドレス生成部44がSDRAM27のリードアドレスを出力し、アドレス生成部50がFIFOエリア6Aのライトアドレスを出力し、上述と同様のDMA転送が制御される。

[0053]

図9には図8の構成においてFIFOエリア6AからSDRAM27へのデータ転送タイミングが例示される。図9においてFIFOカウンタの値は例えば0,1,2とインクリメントされ、これをアドレスとするFIFOエリア6AからデータD0,D1,D2がバス2Dに出力される。この出力動作の各メモリサイクルの前半ではFIFOエリア6Aに対するリードアドレスSA0,SA1,SA2がバス2Aに出力され、後半ではSDRAM27に対するライトアドレスDA0,DA1,DA2が出力される。これにより、バス2Dに出力されたデータD0,D1,D2はそれと同じメモリサイクルでSDRAM27に書き込まれる。特に図示はしないがSDRAM27からFIFOエリア6Aへのデータ転送も上記と同じように1メモリサイクル内でSDRAMからのリードとFIFOエリア6Aへのライトアクセスを実現することができる。

[0054]

RAM6の一部をFIFOエリア6Aに用いることにより、FIFO部32に 比べてバッファ段数の上限に対する制限が緩和される。即ち、図8のFIFOカ ウンタ36のビット数を可変とし、FIFOエリア6Aに割当てるバッファ段数 に応じてFIFOカウンタ36のビット数を決定し、FIFOカウンタ36の計 数値をレジスタRAR, WARの下位側の与えるようにすれば、FIFOの記憶 容量を比較的自由に設定可能になる。

[0055]

以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

[0056]

例えば、インタフェースコントローラはUSBに限定されず、その他のシリアルインタフェース、パラレルインタフェース、更には通信コントローラ若しくは通信モジュール等であってもよい。汎用のデータ転送制御装置としてDMACとDTCの双方を備えることに限定されない。逆に、更に別のDMACを追加してもよい。また、外部バスに接続されるメモリはSDRAMに限定されず、DRAMSRAM、フラッシュメモリ等であってもよい。

[0057]

【発明の効果】

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。

[0058]

すなわち、FIFO部をインタフェース制御部と転送制御部に共有させる。これはDMAコントローラを単にインタフェースコントローラに専用化しただけではない。FIFO部はインタフェース制御部のバッファも兼ね、それ故に、単位アクセスサイクルで転送元からのリードと転送先へのライトを行なうことが可能になる。転送先アドレスを指定しながら転送すべきデータをFIFO部から連続的に出力し、且つ、転送元アドレスを指定しながら転送すべきデータをFIFO部に連続的に入力することができる。以上より、オンチップのインタフェースコントローラと外部との間のデータ転送時間を短縮することができ、データ処理効率の向上に寄与する。

【図面の簡単な説明】

【図1】

USBインタフェースコントローラ及びバスコントローラの詳細を例示するブロック図である。

【図2】

半導体データ処理装置の一例に係るデータプロセッサの全体を概略的に示すブロック図である。

【図3】

USBインタフェースコントローラによるFIFO部からSDRAMへのデータ転送動作を例示するタイミングチャートである。

【図4】

USBインタフェースコントローラによるSDRAMからFIFO部へのデータ転送動作を例示するタイミングチャートである。

図5

FIFO部からSDRAMへのデータ転送を汎用のDMACを用いて行なう場合に特許文献8に記載のデータバッファ内蔵のDMACを用いてデータブロック転送を行なう比較例としてのデータ転送動作を例示するタイミングチャートである。

【図6】

SDRAMからFIFO部へのデータ転送を汎用のDMACを用いて行なう場合に特許文献8に記載のデータバッファ内蔵のDMACを用いてデータブロック転送を行なう比較例としてのデータ転送動作を例示するタイミングチャートである。

【図7】

データプロセッサの別の例を示すブロック図である。

【図8】

データプロセッサの更に別の例を示すブロック図である。

【図9】

図8の構成においてFIFOエリアからSDRAMへのデータ転送動作を示す タイミングチャートである。


【符号の説明】

- 1 データプロセッサ
- 2 内部バス
- 3 CPU


- 4 DTC
- 5 DMAC
- 6 RAM
- 6A FIFOエリア
- 9 バスコントローラ
- 15、15A、15B USBインタフェースコントローラ
- 25 外部バス
- 27 SDRAM
- 30 バスアービタ
- 31、31A インタフェース制御部
- 32 FIFO部
- 33、33A 転送制御部
- 35 記憶回路
- 36 FIFOカウンタ
- 38 UDCJ7
- 39、39A 制御回路
- 43、43A 制御回路
- 44 アドレス生成回路
- 50 アドレス生成回路

【書類名】 図面


図1]



【図2】





【図3】




【図4】


\








【図7】




【図8】





【図9】





【書類名】 要約書

【要約】

【課題】 オンチップのインタフェースコントローラと外部との間のデータ転送 時間を短縮する。

【解決手段】 半導体データ処理装置は、半導体チップに、中央処理装置(3)と、インタフェースコントローラ(15)と、バスコントローラ(9)とを有する。インタフェースコントローラは、インタフェース制御部(31)、FIFO部(32、及び転送制御部(33)を有する。インタフェース制御部は、FIFO部のデータを前記半導体チップの外部に出力し、前記半導体チップの外部から入力したデータをFIFO部に入力する。転送制御部は、FIFO部が保有するデータを転送先アドレスを指定して転送する制御と、転送元アドレスを指定して下IFO部にデータを入力する制御とを行なう。前記転送制御部による転送制御には前記データ転送制御装置による制御は介在されない。

【選択図】 図1

【書類名】

出願人名義変更届(一般承継)

【あて先】

特許庁長官 殿

【事件の表示】

【出願番号】

特願2002-276564

【承継人】

【識別番号】

503121103

【氏名又は名称】 株式会社ルネサステクノロジ

【承継人代理人】

【識別番号】

100089071

【弁理士】

【氏名又は名称】 玉村 静世

【提出物件の目録】

【包括委任状番号】 0308734

【物件名】

承継人であることを証明する登記簿謄本 1

【援用の表示】 特許第3154542号 平成15年4月11日付け

提出の会社分割による特許権移転登録申請書

する

【物件名】

権利の承継を証明する承継証明書 1

【援用の表示】 特願平2-321649号 同日提出の出願人

名義変更届(一般承継)を援用する

【プルーフの要否】 要

ページ: 1/E

認定・付加情報

特許出願の番号 特願2002-276564

受付番号 50301210769

書類名 出願人名義変更届 (一般承継)

担当官 末武 実 1912

作成日 平成15年10月 7日

<認定情報・付加情報>

【提出日】 平成15年 7月23日

出願人履歴情報

識別番号

[000005108]

1. 変更年月日

1990年 8月31日

[変更理由]

新規登録

住 所

東京都千代田区神田駿河台4丁目6番地

氏 名

株式会社日立製作所

出願人履歷情報

識別番号

[000233594]

1. 変更年月日

1990年 8月31日

[変更理由]

新規登録

住 所

北海道亀田郡七飯町字中島145番地

氏 名

日立北海セミコンダクタ株式会社

2. 変更年月日 [変更理由]

2002年11月15日

名称変更

住所変更

住 所

北海道千歳市泉沢1007番地39

氏 名

株式会社北日本セミコンダクタテクノロジーズ

3. 変更年月日

2003年 4月11日

[変更理由]

名称変更

住 所

北海道千歳市泉沢1007番地39 株式会社ルネサス北日本セミコンダクタ

氏 名

出願人履歴情報

識別番号

[000233088]

1. 変更年月日

1990年 8月30日

[変更理由]

新規登録

住 所

千葉県茂原市早野3681番地

氏 名

日立デバイスエンジニアリング株式会社

出願人履歴情報

識別番号

[503121103]

1. 変更年月日

2003年 4月 1日

[変更理由]

新規登録

住 所

東京都千代田区丸の内二丁目4番1号

氏 名

株式会社ルネサステクノロジ